Invertitore CMOS con pass-transistor: transistori pull-up e puIl-down

Visite: 1795

Gradito:

[ Medio appunti ]

Leggi anche appunti: La legge di carica dei condensatori La legge di carica dei condensatori                    Convertitore D/A a resistori pesati - Realizzazione di un convertitore D/A e verifica del suo funzionamento OGGETTO DELL'ESERCITAZIONE Convertitore D/A a resistori pesati SCOPO Realizzazione Contatori mod-bn Contatori mod-bn 1 Contatori paralleli Figura 1 - Contatori mod-bn

R

^{n C}

Per dimostrare che R'_n>R_n   bisogna calcolare analiticamente il valore di t_plh; in questo modo otterremo una espressione analitica di R'_n, che potremo confrontare con quella di R_n

Quando il segnale d'ingresso passa al valore V_dd il transistore funziona nella regione di pinch-off. La caratteristica i-v è quella mostrata in Figura 1.12. A noi, comunque, interessa l'andamento della tensione v_C per la valutazione di t_plh

Fig. 1.12 - Caratteristica dell'NMOS e andamento i-v_C della capacità

L'andamento i-v_C si ottiene ribaltando rispetto l'ordinata e traslando di V_dd la caratteristica dell'NMOS. Il valore massimo di corrente che si ottiene nell'origine è proprio pari a I_sat Per valutare t_plh bisogna valutare il tempo impiegato da v_C per passare da 0 a V_dd

Il coefficiente x è una funzione della tensione di soglia. Per V_t=0 si ha che x=2, ovvero la resistenza dell'NMOS nel funzionamento da pull-up è il doppio di quella nel funzionamento da pull-down; invece, nel caso in cui Vt Vdd/2 si ha che x . Notiamo, quindi, che la resistenza R'n, è sicuramente abbastanza più grande di R_n, di un fattore che almeno teoricamente deve essere maggiore di 2, e che addirittura tende all' se V_t V_dd in questo caso, infatti, la tensione sulla capacità va da 0 a V_t V_dd e per V_t V_dd/2 si ha che il transitorio sulla capacità non termina mai (dato che la tensione sulla capacità tende asintoticamente al valore V_dd

Osserviamo che in questa analisi è stato trascurato l'effetto body (cioè la V_t varia perché la tensione tra source e substrato è variabile); resta comunque il fatto che la resistenza R _n sarà abbastanza più grande di R_n

Un discorso duale può essere fatto per i PMOS, ovvero ci sarà una R _p che è quella che si manifesta quando si utilizza il PMOS come pull-down anziché come pull-up.

Fig. 1.13 - Cascata di invertitori CMOS: valutazione di R_S

Bisogna, infine, specificare un altro parametro sia per l'NMOS che per il PMOS: questo parametro viene introdotto per approssimare, in maniera peraltro empirica, il seguente fenomeno. Supponiamo di avere un circuito costituito da due invertitori CMOS in cascata Fig. 1.13). Vediamo cosa succede quando il segnale di ingresso ha una transizione alto-basso: ovviamente, all'uscita del primo invertitore avremo una transizione basso-alto, mentre all'uscita del secondo avremo una transizione alto-basso.

Purtroppo, il tempo di propagazione del secondo stadio è influenzato dal fatto che il segnale d'ingresso a tale stadio non è ideale, ma presenta un tempo di salita finito (in quanto, non proviene da un generatore di tensione ideale). Risulta, quindi:

^tphl2 ^=f(trise1

ovvero il tempo di propagazione del secondo stadio è funzione del tempo di salita del primo stadio. Tale dipendenza può essere abbastanza significativa e quindi, se trascurata, può portare a risultati abbastanza inattendibili. Si utilizzano delle tecniche semplificate per ottenere una stima della dipendenza di t_phl2 dal tempo di salita t_rise1; l'analisi esatta risulta essere molto complicata in quanto ci saranno alcuni istanti di tempo (quando l'ingresso del secondo stadio non è né 0 né Vdd) in cui sia l'NMOS che il PMOS conducono entrambi, e valutare come si scarica la capacità non è affatto banale. Osserviamo che se la capacità C è molto grande e l'NMOS è molto piccolo il tempo di propagazione che ha il secondo invertitore è molto grande. Pertanto, in questa circostanza, sebbene il segnale d'ingresso al secondo stadio non sia proprio ideale ma abbia un piccolo tempo di salita, può dar luogo a delle variazione tutto sommato insignificanti sul tempo di propagazione. Viceversa, se la capacità C₂ è molto piccola e l'NMOS è molto grande, per cui potenzialmente è in grado di scaricare la capacità in tempi molto rapidi, l'effetto del tempo di salita del segnale d'ingresso è determinante, ed è proprio tale tempo di salita che determina il tempo di propagazione. Possiamo introdurre un parametro (che indichiamo ancora con x) definito come;

^t _{phl step}

ovvero come rapporto fra il tempo di salita del segnale d'ingresso al secondo stadio e il tempo di propagazione che questo stadio potrebbe avere se fosse pilotato da un segnale d'ingresso ideale. Inoltre, secondo la formulazione precedente si ha che tphl2,step=Rn dyn. low C. Osserviamo poi che se x è molto piccolo vuoi dire che il tempo di salita t_rise1 è molto piccolo rispetto al ritardo ideale del secondo stadio; pertanto, il ritardo effettivo del secondo stadio sarà praticamente pari a t_phl2,step. Viceversa, se x cresce, il tempo di propagazione aumenterà rispetto al caso ideale. In definitiva, possiamo valutare i1 tempo di propagazione del secondo stadio nel modo seguente:

t_phl2 = R* C

dove R*= R_{n dyn. low} f(x), f(0)=1 con f(x) crescente.

Finora abbiamo fatto riferimento al tempo di salita t_rise1. Osserviamo, però, che tale tempo di salita sarà tanto maggiore quanto maggiore sarà il tempo di ritardo del primo stadio. Visto che stiamo comunque effettuando una trattazione empirica, conviene allora esprimere il parametro x in questi termini:

t _plh1

^t _{phl step}